VC Formal Verification User Guide, 2021

麻薯

VC Formal Verification EDA是一种静态验证方法。FV(formal verification)是指使用数学工具分析设计可能行为的空间，而不是计算特定值的结果。FV工具将着眼于所有可能的仿真，而不是尝试特定的值。当然，它并不是真的运行所有可能的仿真，但它将使用数学技术来考虑所有可能的行为。仿真和FV的区别：仿真着眼于可能测试空间中的单个点，而FV同时覆盖整个空间。
FV不再仅仅是寻找稀有的bug。当我们探索各种可用的技术时，我们将看到，FV确实应该被看作是一个通用的工具包，用于交互、验证和理解我们的设计。从早期开发开始到post-silicon调试过程，在每个设计阶段适当地利用formal方法可以增加吞吐量，增加设计信心，并减少上市时间。