EDA1024技术论坛»EDA1024论坛 › IC设计&验证› FPGA/CPLD/ASIC讨论区

ASIC讨论区今日: 0|主题: 30|排名: 22

子版块

资源分享

68 / 86

Cadence IC 5141安装及环境设置 ... 2024-8-7 15:04 sieg

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

隐藏置顶帖求职招聘QQ群：895448634 ，微信群可以加群主：ictowncom 申请加入精华1	fenchip 2024-7-8	02459	fenchip 2024-7-8 09:29
隐藏置顶帖上海奋芯电子---专业IC版图外包服务精华1	奋芯 2023-4-8	14183	admin 2023-8-2 10:49
版块主题
[求助] DFT过程中，分频时钟下如何处理？	yuns 2024-3-27	01489	yuns 2024-3-27 11:18
[求助] DC综合中的一个错误	yuns 2024-3-27	01031	yuns 2024-3-27 10:52
[求助] 仿真时一定的编写techbench吗？	yuns 2024-3-27	01062	yuns 2024-3-27 10:51
[求助] 什么叫综合中的地域时间？	huoying 2024-3-27	01021	huoying 2024-3-27 08:51
[求助] 时延综合时会不会被优化掉	huoying 2024-3-27	01052	huoying 2024-3-27 08:50
[求助] 关于从SLAVE端提取时钟的方式	huoying 2024-3-27	01049	huoying 2024-3-27 08:49
[求助] verilog求教	huoying 2024-3-27	01045	huoying 2024-3-27 08:48
[求助] 关于USB主机与设备的问题	huoying 2024-3-27	01058	huoying 2024-3-27 08:45
[求助] pci initiator是什么意思？	huoying 2024-3-27	01041	huoying 2024-3-27 08:44
[求助] 问一个关于dpll的问题	huoying 2024-3-27	01099	huoying 2024-3-27 08:43
[求助] 请问如何产生倍频?	huoying 2024-3-27	01028	huoying 2024-3-27 08:41
[求助] 用四个四选一构成16选一数据选择器verilog代码	neoz 2023-5-30	21845	populaa 2023-12-30 23:08
[讨论] 5000字！FPGA开发必须知道的五件事（下）	苏格不拉底 2023-4-11	21976	populaa 2023-12-30 23:02
[讨论] 5000字！FPGA开发必须知道的五件事（上）	苏格不拉底 2023-4-11	11878	populaa 2023-12-28 14:09
[转帖] 时钟树综合（CTS）	jiwux 2023-6-7	12142	populaa 2023-12-28 14:08
[转帖] DC综合流程	jiwux 2023-6-7	12745	populaa 2023-12-28 14:08
[转帖] 数字IC设计工程师需要清楚的signoff点	adele 2023-12-21	11639	populaa 2023-12-28 14:08
[求助] 求Cadence IC616 更换了PDK后能自动更新所有器件的参数	hvpower 2023-11-3	11986	mclaren 2023-11-3 17:30
[求助] 在线急等!怎么样用tcl写激励文件啊?	pangdax 2023-10-24	01374	pangdax 2023-10-24 08:34
[求助] 求问各位大侠哪里可以制作如下要求的芯片？	popo 2023-7-20	11560	莫名晴天 2023-8-29 11:26

12 / 2 页下一页

返回发新帖

快速发帖

|Archiver|手机版|小黑屋|EDA1024技术论坛

GMT+8, 2024-12-19 10:38 , Processed in 0.030055 second(s), 13 queries .

账号		自动登录	找回密码
密码			立即注册

FPGA/CPLD/ASIC讨论区 今日: 0|主题: 30|排名: 22

子版块

资源分享

快速发帖

FPGA/CPLD/ASIC讨论区今日: 0|主题: 30|排名: 22