综合与时序分析的设计约束：Synopsys设计约束（SDC）实用指南

xiting · 发表于 2023-3-10 20:36:20

《综合与时序分析的设计约束：Synopsys设计约束（SDC）实用指南》为集成电路时序约束设计的指南，指导读者通过指定的时序要求，充分发挥IC设计的性能。内容包括受时序约束的关键环节的设计流程、综合时序分析、静态时序分析和布局布线等。首先详细讲解时序要求的概念，然后详细解释如何将其应用于设计流程中的特定阶段，后通过实践介绍在Synopsys约束设计下（SDC）业界领先约束的格式。

lddyx123 · 发表于 2024-6-17 15:03:08

感谢分享:):)

bee31441 · 发表于 2024-7-20 16:33:10

谢谢分享

账号		自动登录	找回密码
密码			立即注册

综合与时序分析的设计约束：Synopsys设计约束（SDC）实用指南

本帖子中包含更多资源