请教高压ESD的问题

hvpower

最简单的是让gate接1K左右的电阻到地.

pqzhu

如果是从buffer输出打到VDD呢（PD-MODE）,如果PMOS较小的情况下，寄生diode直接会过流损毁～

liaob

要么加面积，要么想办法改layout。
gate接1K左右的电阻到地只是针对于GGNMOS，如果管子面积很大,Cdg和Cgs值相当时，会分压，导致这个RC耦合的效果也不会很明显。
output buffer的gate接前级buffer的输出，本身就是应该能做到ESD自保护。NMOS gate tie low and PMOS gate tie high是为了正常工作时候ESD管漏电减小

ou009

理论上PD mode不应该有问题，因为有diode forward turn-on,这个diode的面积很小就可以满足 HBM 2KV；
真正比较麻烦的是ND mode, 很有可能parasitic PNP会 turn-on,这部分要看foundry ESD rule有没有提到PMOS.