版图讨论区 今日: 0|主题: 8|排名: 21 

内核：3.10.0-1160.el7，完全匹配这套 EDA 组合，同时 T620 (E5-26xx v2) 硬件原生支持，是国内 IC 工作室 T620 跑这套工具的最通用版本Cadence。 为什么不选更低版本（7.6/7.7/7.8） 1. IC618、Calibre2022、Innovus 官方基线是 RHEL7.9，CentOS7.9 对应 RHEL7.9，glibc、基础库版本对齐，checkSysConf 通过率最高，减少 A ...

核心关键字：**%l** 是 Calibre runset 内置变量，代表当前所选 layout module/cell 名称，*cmnTemplate_RN 控制 Run Directory 模板，运行时自动替换并创建文件夹。 变量对照表 %l = Layout Module Name（你要的模块名） %s = Schematic Module Name（LVS 时原理图 cell） %r = Runset 名称 %u = 用户名 ## 方式 1：直接 ...

在数模混合设计中，通常是模拟做TOP layout。由模拟layout来定apr的大小、形状、pin层次、pin坐标，然后转换成数字APR能识别的格式，如def。 第一步：画layout layout画法： 1、画apr边框：create -> P&R objects -> P&R boundary 2、画pin：先画一个shape -> rectangle，再用create -> Pin 注意：不要直接用shape+labe ...

将如下命令输入至virtuoso主页面后即可修复： foreach(st geGetEditCellView()~>steiners dbDeleteObject(st))

想請問各位先進，小弟前陣子TAPE OUT了一個BCD高壓製程下的CHIP 回來後說是有一些漏電的情形，想請問有這方面經驗的大大們 除去DESIGN端跟製程端的因素的話 LAYOUT端有什麼情形可能造成漏電呢？

项目改版metal层cadence virtuso 怎么只是导出要改的metal层到mask厂？

请问cadence virtuoso 可以 即时DRC吗 (online drc) ? 不然每次都还要使用calibre验证，感觉真的很麻烦 听说laker就有这功能 一画错马上就知道..

做完寄生参数提取，显示某两点如（300 122）之间寄生电阻，想定位到版图中具体位置，该怎么操作？